行業(yè)動(dòng)態(tài)

半導(dǎo)體前道設(shè)備行業(yè)研究涂膠顯影機(jī)

在日常工業(yè)生產(chǎn)持續(xù)合作中，半導(dǎo)體前道設(shè)備行業(yè)研究涂膠顯影機(jī)供應(yīng)廠商在不斷進(jìn)行產(chǎn)品架構(gòu)優(yōu)化、平臺(tái)升級(jí)。相比于公司初 期交付客戶的前道涂膠顯影機(jī)產(chǎn)品，第二代設(shè)備對(duì)第一代使用的架構(gòu)平臺(tái)進(jìn)行了大幅度優(yōu)化改造， 機(jī)械手也使用了公司自研的機(jī)械手；目前在客戶端驗(yàn)證的第三代平臺(tái)產(chǎn)品設(shè)備產(chǎn)能相比第二代機(jī) 型大幅提升、效率良率提升、并且針對(duì)更先進(jìn)制程工藝需求對(duì)核心零部件進(jìn)行了升級(jí)換代。半導(dǎo)體設(shè)備在芯片制造中發(fā)揮著重要作用。半導(dǎo)體設(shè)備是半導(dǎo)體制造的基石，是半導(dǎo)體行業(yè)的基 礎(chǔ)和核心。半導(dǎo)體工藝流程主要包括硅片制造、IC 設(shè)計(jì)、芯片制造和芯片封測(cè)，從產(chǎn)業(yè)鏈來看， 半導(dǎo)體設(shè)備在硅片制造以及芯片制造的前道/后道工藝中均發(fā)揮著重要作用。

半導(dǎo)體生產(chǎn)過程中有哪些工藝步驟，需要用到哪些設(shè)備？ 前道晶圓制造工藝復(fù)雜，分別為氧化/擴(kuò)散、光刻、刻蝕、離子注入、薄膜生長(zhǎng)、拋光、金屬化， 清洗和檢測(cè)是貫穿半導(dǎo)體制造的重要環(huán)節(jié)，簡(jiǎn)化來看，按照工藝次序可分為： 氧化：在硅片表面形成二氧化硅層，由于二氧化硅硬度高且致密，可以保護(hù)晶圓表面不被劃傷并 且阻擋污染物。 涂膠：通過涂膠機(jī)在晶圓表面均勻涂覆光刻膠。 光刻：通過光刻曝光將設(shè)計(jì)好的電路圖從掩膜版轉(zhuǎn)移到晶圓表面。 顯影：在顯影機(jī)中利用顯影劑去除被曝光的光刻膠，在光刻膠膜上顯示出電路圖形。 刻蝕：在刻蝕機(jī)中通過離子撞擊去除多余的氧化層或其他薄膜層，將電路圖形從光刻膠膜永久轉(zhuǎn) 移到晶圓表面。 離子注入：將摻雜劑材料射入晶圓表面（也可通過熱擴(kuò)散工藝實(shí)現(xiàn)）。該步驟的主要目的是形成 PN 結(jié)，PN 結(jié)是晶體管工作的基本結(jié)構(gòu)。（即利用 PN 結(jié)的導(dǎo)通和截止分別代表 1 和 0） 去膠：光刻膠僅作為轉(zhuǎn)移電路圖形的中介，最終并不在電路中發(fā)揮實(shí)際作用，因此需要通過去膠 機(jī)去除。

薄膜沉積：前述操按照預(yù)定的電路圖在相應(yīng)位置形成了核心器件 PN 結(jié)，但這些結(jié)構(gòu)是分立的， 需要添加導(dǎo)電層實(shí)現(xiàn)互連（相當(dāng)于電路中的導(dǎo)線），薄膜沉積操作可將金屬層等結(jié)構(gòu)添加在晶圓 表面。薄膜沉積也可以在晶圓表面添加絕緣介質(zhì)或其他半導(dǎo)體，沉積好的薄膜將作為電路的功能 材料層（類比 3D 打?。?。 CMP（化學(xué)機(jī)械拋光）：該過程可去除之前晶圓表面形成的多余材料，并實(shí)現(xiàn)晶圓表面平坦化。 直觀理解即集成電路的制造過程好比建多層的樓房，每搭建一層樓層都需要讓樓層足夠平坦齊整， 才能在其上方繼續(xù)搭建另一層樓，否則樓面就會(huì)高低不平，影響整體性能和可靠性。

技術(shù)壁壘： 從技術(shù)角度看，我們認(rèn)為半導(dǎo)體設(shè)備技術(shù)壁壘可分為三個(gè)層次：

1） 半導(dǎo)體設(shè)備是由成千上萬的零部件組成的復(fù)雜系統(tǒng)，將成千上萬的零部件有機(jī)組合在一起實(shí) 現(xiàn)精細(xì)至 nm 級(jí)別的操作是第一個(gè)難點(diǎn)。

2） 保障設(shè)備在 nm 級(jí)別的操作基礎(chǔ)上的超高良率是半導(dǎo)體設(shè)備制造過程中的第二個(gè)難點(diǎn)。制造 一塊芯片通常需要上百臺(tái)設(shè)備緊密配合，歷經(jīng) 400-500 道工序，若單工序良率僅能做到 99%， 則歷經(jīng) 500 道工序最終良率不足 1%；提升至小數(shù)點(diǎn)后兩位的水平才能使良率達(dá)到 95%以上。

3） 保障設(shè)備在實(shí)現(xiàn)以上兩個(gè)要求的基礎(chǔ)上長(zhǎng)時(shí)間穩(wěn)定的運(yùn)行是半導(dǎo)體設(shè)備制造過程中的第三個(gè) 難點(diǎn)。與上述同理，一條芯片產(chǎn)線上百臺(tái)設(shè)備，每一臺(tái)設(shè)備穩(wěn)定運(yùn)行時(shí)間的微小降低將在整 個(gè)體系內(nèi)被巨額放大。若發(fā)生設(shè)備宕機(jī)造成該批假設(shè) 1000 片晶圓的報(bào)廢，在 28nm 及以下的 制程級(jí)別對(duì)應(yīng)的損失超過 300 萬美元，近 2000 萬人民幣。